先掌握八系列、九系列的時序，然后第四代第五代低功耗CPU芯片組的時序也基本差不多，只是橋與CPU之間傳輸的信號看不到了都在CPU內部。我再看100系列與300系列芯片組的時序也差不多，只是橋待機電壓改了名稱且多了1P8、1P0。
現把自己根據電路圖跑的時序分享出來，并舉一反三歸納出該類時序特征，最后與其他類型芯片組作比較，這樣可以節省很多時間就可以掌握各類筆記本電路的開機時序，不然每個電路都要去跑線路找時序真不是一件容易的事！
當然，像蘋果、聯想THINKPAD等有特殊芯片的特殊電路的除外。
ASUSF554L板號 X555LP主板工作流程簡述
一、RTC電路（六大條件）
1、VCCRTC CMOS電池或內置電池給橋核心的3V供電（此電壓不能低于2V）
2、RTCRST# RTC電路復位信號（時間不能短于18毫秒）
3、S RTCRST# ME模塊的復位信號（時間不能短于18毫秒）
4、32.768KHZ 時鐘信號
5、INTVRMEN 淺睡眠穩壓器開啟，控制橋核心內部穩壓器產生DCPSUS_1.05V
6、DSWVRMEN 深度睡眠穩壓器開啟（1.05V）
這些信號（橋核心內部名稱）都是由RTC供電上拉的，RTC電路基本都差不多。
1、沒插電源前，由 3V 紐扣電池 BAT1過1K電阻R2229產生BAT54CW，BAT54CW過雙 二極管D2201產生+3VA_RTC，送到 橋核心U0301M的AG10（ VCCRTC）腳。 2、+3VA_RTC經R2226、C2233延時給橋核心U0301E的AU7（RTCRST#）腳提供高電平RTC_RST#。
3、橋核心給晶振X2201供電，晶振X2201起振，產生32.768KHZ給橋核心的AW5腳（RTCX1）、AY5腳（RTCX2）。
二、保護隔離電路
保護隔離電路有些比較復雜，有些比較簡單。找充電芯片搜CHARGER。
4、電源適配器插入J6001，輸出+DC_19V，經PL6000、PL6001、PL6002等電感及PC6002等電容濾波后改名A/D_DOCK_IN，A/D_DOCK_IN經雙二極管PD8802改名P_CHG_VCC_20，給充電芯片PU8800（BQ24735絲印BQ735）的20腳（VCC）供電；同時A/D_DOCK_IN經電阻PR8814、PR8815分壓2.99V送到充電芯片的適配器檢測ACDET腳；同時A/D_DOCK_IN送到隔離管PQ8801的漏極。
5、充電芯片PU8800得到供電就從16（REGN）腳輸出線性電壓VREGN=6V；充電芯片PU8800檢測適配器插入就從5腳輸出高電平的ACOK，ACOK經PQ8810A轉換成低電平的AC_IN_OC#送到EC U3001（IT8585E）108腳；當 ACDET 引腳上的電壓在2.4V 至 3.15V 之間時，ACDRV 電壓比 CMSRC（通過電阻PR8808接隔離管PQ8801的源極） 高 6V，因此ACDRV產生的高電平接N型場管隔離管PQ8801、PQ8802的柵極使其導通，產生公共點電壓AC_BAT_SYS。
同時，AC_BAT_SYS送到電池隔離管PQ8803源極，略高于柵極P_CHG_BATDRV電壓使其關斷電池電壓。
沒插電源適配器時，電池隔離管PQ8803柵極經4K電阻PR8859接充電芯片11（BATDRV）腳，11腳BATDRV 電壓比12腳SRN（接電池BAT_CON）高 6V，以打開電池隔離管PQ8803由電池為系統供電產生公共點電壓AC_BAT_SYS。
三、產生待機電壓
6、AC_BAT_SYS經PJP8106改名為P_5V3V_VIN_S，再經PR8101給PU8100（UP1589QQKF）的11（VIN）腳供電，PU8100得到供電，同時P_5V3V_VIN_S經PR8102、PR8103分壓送到PU8100的12（EN0）腳開啟工作，就輸出線性電壓+3VAO、+5VAO，+3VAO經PSL8101改名+3VA（+5VAO經PSL8100改名+5VA）；+3VA 給EC U3001的112（VSTBY0）腳供電。
+3VA 給PU9100（APL3533QBI-TRG）的VIN1腳供電，以及BIAS腳提供偏置輸入電壓，EC U3001的111腳輸出高電平的PS_ON送到PU9100的EN1腳，VOUT1腳輸出+3VA_EC至U3001的VSTBY腳，+3VA_EC經SL3005改名+3VPLL給EC的VSTBY(PLL)腳，+3VA_EC經SL3006改名+3VACC給EC的AVCC腳。
7、（EC內置晶振產生時鐘信號，由SMCLK1腳輸出時鐘信號。）+3VA_EC經R3212、C3204延時產生EC_RST#送到EC U3001的WRST#腳復位。
8、EC U3001的85腳發出5VSUS_ON，送到PQ8108B置低PU8100的2（ENTRIP1）腳開啟工作，輸出+5VO經PJP8101 改名+5VSUS，+5VSUS經R3060產生5VSUS_PWRGD送到EC；86腳發出3VSUS_ON，3VSUS_ON送到PU9100的EN2腳，VOUT2腳輸出+3VSUS。+3VSUS 經PQ9111產生+3VSUS_PWRGD送到EC。
9、EC通過內部FLASH ROM模塊的EC_SCE#_PCH引腳讀取BIOS U2803（W25Q64FVSSIQ）程序。充電芯片輸出的AC_IN_OC#送到EC U3001（IT8585E）108腳，EC檢測到適配器，該機器不支持深度睡眠，自動開啟待機電壓+3VA_DSW【由EC發出3VDSW_ON送到PQ8108A置低PU8100的4（ENTRIP2）腳開啟工作，輸出+3VADSWO 經PJP8102 改名+3VA_DSW】，同時送給橋核心的VCCDSW3_3和VCCSUS3_3。EC延時發出待機電壓好PM_RSMRST#，同時送給橋核心的DPWROK與RSMRST#，通知橋核心待機電壓已正常（現在的新機器，許多都是：按下開關給EC，EC先置高RSMRST#，然后再發出開機觸發信號給橋核心，這樣可避免沒有CMOS電池斷電后插電自動開機）。
如果機器支持深度睡眠，會自動開啟橋核心的深度睡眠待機電壓VCCDSW，然后EC延時發出DPWROK給橋核心，通知橋核心深度睡眠待機電壓好。橋核心發出SLP_SUS#，把深度睡眠待機電壓轉換為主待機電壓VCCSUS3_3，由主待機電壓轉換產生RSMRST#給橋核心，通知橋核心主待機電壓已經正常。【判斷機器是否支持深度睡眠，看DPWROK與RSMRST#是否連一起，或者看VCCDSW3_3與VCCSUS3_3是否連一起，連一起是不支持的。搜索時注意，VCCDSW3_3這些是芯片內部名稱，要看對應的外部名稱（如VCCDSW3_3對應的外部名稱是+3VA_DSW）信號是否連在一起。或者看SLP_SUS#是否懸空不接，懸空就是不支持深度睡眠。】
四、觸發上電電路
10、按下電源鍵SW5601產生高-低-高的PWR_SW#開機信號給EC（IT8585E），EC在合屏開關LID_SW#正常的情況下，輸出開機請求信號PM_PWRBTN#至橋核心的PWRBTN#腳。
11、橋核心發出高電平的PM_ME_SLP_LAN#、PM_ME_SLP_A#到EC，EC不采用，橋核心的SLP_S4#引腳發出PM_SUSC#、橋核心的SLP_S3#引腳發出PM_SUSB#到EC。
12、EC收到PM_SUSC#發出SUSC_EC#（開啟內存供電），EC收到PM_SUSB#發出SUSB_EC#（開啟S0電壓，即二級供電、橋核心供電、總線供電、內存VTT供電、VDDQ、CPU核心的VBOOT供電）。
13、SUSC_EC#去開啟+12V、+5V、+1.35V。
SUSC_EC#送到PQ9105（PUMD12）使其導通，+12VSUS經PQ9105改名為+12V。+12VSUS是由+12VSUSO經PSL8102改名而來，+12VSUSO是由待機電壓+5VO經PD8101、PC8129、PD8102、PC8138等升壓而來。
+12V經PR9110送到PQ9103B的柵極使其導通，待機芯片PU8100產生的+5VSUS經PQ9103B后改名為+5V，+5V開啟USB供電等（要注意的是：USB過流指示信號USB_OC#0 、USB_OC_4_5#、USB_OC_6_7#本機沒有連接到橋核心，一般都是直接連接到橋核心，如果USB電源短路或充電過流拉低該信號，則橋核心檢測到后根據BIOS等程序作出相應的動作，如聯想G450出現開機擋內存不亮機、華碩的導致開機15秒掉電、還有的出現開機擋LOGO等等）。
EC U3001的83腳發出1.35V_ON，經PR8301改名為P_DDR_1.35V_S5_10，送到內存電源管理芯片PU8300（UP1565）的8（S5）腳使其從S5切換到S3狀態，開啟PWM主供電輸出1.35V到內存條，當主供電正常以后（就有了FB或VDDQ反饋），返回來給VDDQ和VTTIN供電，同時產生POK，有了VDDQ就輸出VTTREF。VDDQ和VTTIN用來產生VTT（VTT要S3開啟后才能打開）。1.35V還給CPU核心的VDDQ引腳即內存模塊供電。
14、SUSB_EC#去開啟+12VS、+5VS、+3VS、+1.5VS、+1.35VS、+1.05VS、+0.75/+0.675VS。
SUSB_EC#送到PQ9109（PUMD12）使其導通，+12VSUS經PQ9109改名為+12VS。
橋核心U0301J發出MPHY_PWREN送到PQ9104（PUMD12）使其導通，+12VSUS經PQ9104改名為+12VDX。
+5VSUS經+12VS打開PQ9103A后改名+5VS。
+3VA_DSW經+12VS打開PQ9102（QM1830M3）后改名+3VS。
SUSB_EC#經PR8409送到PU8404（EM5106VT）的9（EN）腳，開啟+1.5VS供電（橋核心的DAC模塊、MINIPCIE6腳）。
EC U3001 的86腳發出3VSUS_ON，經PR8207送到PU8200（NB671LAGQ-Z）的13（EN）腳，輸出+1.05VSUS。通過+12VS打開的PQ9108A后改名+1.05VS給橋核心供電；通過+12VDX打開的PQ9108B后改名+1.05VDX_MODPHY，經SL2618改名+1.05VS_HSIOA給橋核心供電。
SUSB_EC#、SUSC_EC#及橋核心發出的DDR_PG_CTRL經U1701（74AUP1G07GW）改名DDR_PG_CTRL_R信號相與后，產生的P_DDR_1.35V_S3_10去PU8300的7（S3）腳開啟內存的VTT+0.675V供電。
SUSB_EC#經PR8420送到PU8701（UP0107BMA5-00）的1（EN）腳，開啟LVDS 的+1.2VS供電。
五、PG、時鐘、復位電路
15、各供電正常后，1.35V內存供電POK外部信號名稱1.35V_PWRGD，經SL5805與+3VSUS_PWRGD接D5801的負端1腳、5VSUS_PWRGD接D5801的負端2腳、+1.5VS_PWRGD、+1.05VS_PWRGD相與后，經SL5802改名ALL_SYSTEM_PWRGD，送到EC的68（VSUS_PWRGD）腳，EC發出PM_PWROK經R2530改名PM_PWROK_PCH到橋核心的PCH_PWROK腳與APWROK腳連一起。
16、橋核心收到PCH_PWROK腳與APWROK后從VR_EN腳發出VCCIN_EN開啟CPU核心供電模塊PU8000（NCP81101AMNTXG）的1（ENABLE）腳，開啟CPU核心供電VBOOT（1.7-1.8V）。
17、CPU核心供電模塊PU8000通過VSP、VSN引腳發出VCCIN_VCCSENSE、VCCIN_VSSSENSE去CPU核心內部監測到CPU核心供電電壓正常后， PU8000的VR_RDY腳發出CORE_PWRGD（由+3VS上拉）至EC的69腳。
18、EC收到CORE_PWRGD后，從99腳發出PM_SYSPWROK經SL2504改名PM_SYSPWROK_PCH送到橋核心的SYS_PWROK腳。
19、各供電正常后（與CPU核心供電無關），單U的橋核心給晶振X2401供電起振產生24MHZ時鐘信號（如果是單橋核心則產生25MHZ時鐘信號）。
20、橋核心收到PCH_PWROK腳與APWROK后，開漏輸出DRAMPWROK信號，由內存供電1.35V分壓得到0.87-0.9V上拉，直接送到CPU核心的SM_DRAMPWROK引腳，通知CPU核心內存模塊供電正常。注意：此步驟由單U內部完成，在實際電路圖中無該信號。
21、然后VCCASW、VCCSPI供電正常的情況下，CPU核心通過SPI總線讀取BIOS芯片U2803（搜CS#0或CS0#）中的ME固件和其他BIOS程序，用于配置橋核心的腳位和初始化內部時鐘模塊。
22、橋核心讀取到BIOS將腳位配置成功、時鐘模塊初始化成功的信號后，先輸出H_CPU核心PWRGD到CPU核心的PROCPWRGD腳，再輸出各路時鐘，并返回33M的時鐘給自身的LOOPBACK腳（本機器可能因為是單U沒有LOOPBACK腳）。
23、橋核心收到PM_SYSPWROK_PCH后，會延時從PLTRST#腳發出平臺復位信號PLT_RST#，直接或經U2502轉換產生BUF_PLT_RST#去復位其他各個電路，主要為各芯片、插槽提供復位信號（如獨顯、網卡、迷你PCI插槽、LPC總線等），同時內部發出PM_SYSRST_R#給CPU核心的SYS_RESET#腳復位CPU核心。
24、CPU核心收到PROCPWRGD后，先發出+VCCIO_OUT（+1.05V）上拉接下來發出的SVID信號。接著發出H_CPU核心_SVIDDAT、H_CPU核心_SVIDALRT#，經SL0601、R0614改名VR_SVID_DATA、VR_SVID_ALERT#；發出H_CPU核心_SVIDCK經SL0602改名VR_SVID_CLK；這三個SVID信號一并送到PU8000的SDIO、ALERT#、SCLK引腳，重新調整CPU核心供電，一般調整電壓的幅度不會大你去測還是跟原來一樣的電壓。
25、CPU核心得到供電并得到復位后，通過DMI總線到橋核心，橋核心再通過SPI總線讀取BIOS，開始自檢跑碼。跑馬第一步是復位內存，當通過SMBUS完成內存識別后，橋核心從SM_DRAMRST#腳發出SM_DRAMRST#，經R0816改名為DRAMRST#送到內存槽復位內存顆粒，再通過WE#片選讀取BIOS。
26、U0301的橋核心發出DGPU_PWR_EN#，經Q7811改名dGPU_PWRON_IO，經Q7801改名dGPU_PWRON_VSG，去開啟+1.35VSG、+3VSG；+3VSG經Q7809、Q7810改名dGPU_PWRON_CORE，經PU8401（MP2143DJ-LF-Z）8（EN）腳去開啟+0.95VSG、經PU8404（EM5106VT）9（EN）腳去開啟1.8VSG； dGPU_PWRON_CORE經PD8501改名dGPU_PWRON_CORE_EN，經PU8502的14（EN/PSM）腳去打開+VGA_VCORE；這些集成顯卡供電，在自檢跑碼過內存后產生。
注意八系列時序特色（與六系列七系列的幾點區別）：
1、PROCPWRGD以前是發給CPU的非核心電源好引腳UNCOREPWRGOOD，現在是發給電源好PWRGOOD引腳；
2、少了V5REF供電，少了CPU的VCCPLL鎖相環供電， CPU少了VCCSA管家供電，橋核心里面也只剩下一個鎖相環供電，沒有了集顯供電，
3、CPU會輸出VCCIO_OUT去上拉它的SVID，增加了單獨的CPU復位。
注意八、九系列與第4代、第五代低功耗CPU芯片組時序的區別：
1、八、九系列芯片組在橋與CPU之間相互傳輸的信號，在第4代、第五代低功耗CPU芯片組單U中都是在內部完成。
2、八、九系列芯片組是先發出SVID再復位，而在第4代、第五代低功耗CPU芯片組中是先復位再發出SVID重新調整CPU核心供電。
| 
